• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Digital-Analog-Umsetzer zum Wandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal, mit einer Widerstandskette (7) mit schaltbaren Abgriffen, einer Dekoderschaltung (5, 6) zum Zuschalten oder Trennen der Abgriffe in Abhängigkeit von dem digitalen Eingangssignal, und einem Spannungsteiler (R1, R2), welcher zur Erzeugung einer Teilerspannung die zwischen zwei zuschaltbaren Abgriffen auftretende Spannungsdifferenz teilt. Dabei ist die analoge Ausgangsspannung von der vom Spannungsteiler (R1, R2) erzeugten Teilerspannung abhängig.
    公开号:DE102004002013A1
    申请号:DE200410002013
    申请日:2004-01-14
    公开日:2005-08-11
    发明作者:Marco Bachhuber；Georgi Panov
    申请人:Infineon Technologies AG；
    IPC主号:H03M1-74
    专利说明:
    [0001] DieErfindung betrifft einen Digital-Analog-Umsetzer zum Wandeln einesdigitalen Eingangssignals in ein analoges Ausgangssignal.
    [0002] Bekanntsind Digital-Analog-Umsetzer, die aus einer Spannungsteilerkettebestehen, bei der jedem digitalen Eingangswort genau ein Abgriffdieser Spannungsteilerkette zugeordnet ist. Die Abgriffe werdenmittels einer Anordnung von Analogschaltern auf den Ausgang geschaltet.Ein Dekoder steuert die Analogschalter so an, dass für jedenWert des digitalen Eingangswortes die entsprechende Spannung amAusgang des Digital-Analog-Umsetzers anliegt.
    [0003] Inintegrierten Schaltkreisen wird diese Spannungsteilerkette als gestreckteWiderstandsbahn ausgeführt,an der sich in regelmäßigen Abständen seitlicheAbgriffe befinden, die aus demselben Material wie die Widerstandsbahnbesteht. Am Ende dieser Abgriffe befinden sich Kontakte zu metallischenLeiterbahnen in einem genügendgroßen Abstand,so dass sie keinen wesentlichen Einfluss auf den Verlauf der Stromlinienin der Widerstandsbahn haben. Durch diese Anordnung wird die Homogenität der Widerstandsbahnnicht mehr durch die Kontakte gestört, deren Übergangswiderstände große Schwankungenaufweisen können.Die statische Linearitätdieser Anordnung wird nur durch die Homogenität der Widerstandsbahn bestimmtund ist im Allgemeinen sehr hoch. Ein wesentlicher Nachteil diesersogenannten R-String Digital-Analog-Umsetzer besteht darin, dassdie Längeder Widerstandsbahn proportional zu der Anzahl der Abgriffe wächst. Digital-Analog-Umsetzermit hoher Auflösungweisen daher eine sehr großeLänge aufoder könnengegebenenfalls nicht mehr realisiert werden, wenn ihre Länge diegeplanten Abmessungen des Chips übersteigenwürde.
    [0004] Einebekannte Lösungdieses Problems besteht darin, einen hochauflösenden R-String Digital-Analog-Umsetzeraus zwei niedrigauflösenden R-StringDigital-Analog-Umsetzern aufzubauen, deren R-String Widerstände unterschiedlicheGrößenordnungenhaben. Dabei werden die hochohmigen Digital-Analog-Umsetzer immer zwischenzwei benachbarten Ausgängendes niederohmigen Digital-Analog-Umsetzers angeschlossen. Die Auflösung desauf diese Weise realisierten Digital-Analog-Umsetzers ist die Summeder Auflösungender beiden zugrunde liegenden Digital-Analog-Umsetzer.
    [0005] Mitdiesem Verfahren wird der Flächenbedarf desgesamten R-StringDigital-Analog-Umsetzers reduziert. Da ein hochohmiger R-Stringmit hoher Linearitätviel Flächebenötigt,ist insgesamt jedoch nur ein relativ geringfügiger Flächengewinn erreichbar.
    [0006] DerErfindung liegt die Aufgabe zugrunde, einen Digital-Analog-Umsetzer mitgeringem Flächenbedarfund hoher Auflösunganzugeben. Insbesondere soll der erfindungsgemäße Digital-Analog-Umsetzereinfach und kostengünstigrealisierbar sein.
    [0007] Dieder Erfindung zugrunde liegende Aufgabe wird durch die Merkmaledes Anspruchs 1 gelöst.
    [0008] Gemäß dem Anspruch1 weist der erfindungsgemäße Digital-Analog-Umsetzer eineWiderstandskette mit schaltbaren Abgriffen sowie eine Dekoderschaltungzum Zuschalten oder Trennen der Abgriffe in Abhängigkeit von dem digitalenEingangssignal auf. Erfindungsgemäß umfasst der Digital-Analog-Umsetzerferner einen Spannungsteiler, welcher zur Erzeugung einer Teilerspannungdie zwischen zwei zuschaltbaren Abgriffen auftretende Spannungsdifferenzteilt, wobei die analoge Ausgangsspannung von der vom Spannungsteilererzeugten Teilerspannung abhängigist.
    [0009] Durchden Spannungsteiler wird eine Erhöhung der Auflösung (Bit-Genauigkeit)des Digital-Analog-Umsetzers erreicht. Das Ausmaß der Auflösungserhöhung ist dabei von dem gewählten Teilerverhältnis abhängig. DieAnsteuerung zum Zuschalten oder Trennen der Abgriffe mittels derDekoderschaltung erfolgt in der Weise, dass die hochaufgelöste Ausgangsspannungdes Digital-Analog-Umsetzers durch Interpolation aus den Ausgangsspannungendes zugrunde liegenden Digital-Analog-Umsetzers mit geringerer Auflösung gebildetwird.
    [0010] Vorzugsweiseist die Widerstandskette mit Doppel-Abgriffen realisiert, wobeijeder Abgriff eines Doppel-Abgriffs separat zu der Widerstandskettezuschaltbar bzw. von dieser trennbar ist. Die Dekoderschaltung weisteine erste Dekoderschaltung zum Zuschalten oder Trennen jeweilserster Abgriffe der Doppel-Abgriffe und eine zweite Dekoderschaltung zumZuschalten oder Trennen jeweils zweiter Abgriffe der Doppel-Abgriffeauf. Der Spannungsteiler ist so angeordnet, dass er stets zwischenersten und zweiten Abgriffen liegt. In diesem Fall können diebeiden Dekoderschaltungen identisch mit Dekoderschaltungen sein,wie sie im Stand der Technik zum Steuern der Abgriffe von herkömmlichenDigital-Analog-Umsetzern verwendet werden. Der Aufbau sowohl der erstenDekoderschaltung als auch der zweiten Dekoderschaltung hängt alleinvon der Zahl der Widerständein der Widerstandskette ab und wird nicht von der Auflösung desgesamten Digital-Analog-Umsetzers beeinflusst. Im Vergleich zumStand der Technik wird fürden hochauflösendenDigital-Analog-Umsetzer anstelle einer zusätzlichen Widerstandskette lediglicheine zweite Decoderschaltung sowie der Spannungsteiler benötigt. Dadie Decoderschaltungen digitale Logikschaltungen mit Transistorengeringen Flächenbedarfssind, vergrößert dasVorhandensein der zusätzlichenzweiten Dekoderschaltung (sowie auch der zweite Spannungsteiler)den Gesamtflächenbedarfdes erfindungsgemäßen Digital-Analog-Umsetzersmit erhöhterAuflösungnur wenig.
    [0011] Vorzugsweiseist der erfindungsgemäße Digital-Analog-Umsetzerein integriertes Bauelement einer integrierten Schaltung. Die Widerstandsketteist in diesem Fall in an sich bekannter Weise als gestreckte Widerstandsbahnausgeführt,wobei die Abgriffe bzw. die Doppel-Abgriffe sich in regelmäßigen Abständen seitlichan der Widerstandsbahn befinden.
    [0012] Einebesonders vorteilhafte Ausgestaltung des erfindungsgemäßen Digital-Analog-Umsetzers istein differentieller Digital-Analog-Umsetzer,welcher einen ersten Digital-Analog-Umsetzer nach einem der vorhergehendenAnsprüchemit einer ersten Gruppe von Abgriffen, insbesondere Doppel-Abgriffen,für dieErzeugung eines das Ausgangssignal des ersten Digital-Analog-Umsetzers darstellendenersten Potenzials und einen zweiten Digital-Analog-Umsetzer nacheinem der vorhergehenden Ansprüche miteiner zweiten Gruppe von Abgriffen, insbesondere Doppel-Abgriffen,für dieErzeugung eines das Ausgangssignal des zweiten Digital-Analog-Umsetzersdarstellenden zweiten Potenzials aufweist, wobei der erste und derzweite Digital-Analog-Umsetzer einegemeinsame Widerstandskette umfassen und die analoge Ausgangsspannungdes differentiellen Digital-Analog-Umsetzersvon der Differenz der beiden erzeugten Potenziale abhängig ist.
    [0013] DieErfindung wird nachfolgend anhand von zwei Ausführungsbeispielen unter Bezugnahmeauf die Zeichnungen nähererläutert;in diesen zeigt:
    [0014] 1 einschematisches Schaltbild eines ersten Ausführungsbeispiels des erfindungsgemäßen Digital-Analog-Umsetzers; und
    [0015] 2 einschematisches Schaltbild eines erfindungsgemäßen differentiellen Digital-Analog-Umsetzersgemäß einemzweiten Ausführungsbeispiel derErfindung.
    [0016] Nach 1 weistein erfindungsgemäßer Digital-Analog-Umsetzer DAC (DAC:Digital Analog Converter) eine logische Schaltung 1 miteinem Digitaleingang 2 auf. Die logische Schaltung steuert über zweiDatenverbindungen 3, 4 zwei Dekoderschaltungen 5, 6,die parallel zueinander angeordnet sind. Eine Widerstandskette 7 liegtan einem Ende auf einem hohen Potenzial VrefHigh und an dem anderen Endean einem niedrigen Potenzial VrefLow an. Die Widerstandskette 7 istin 1 als Hintereinanderschaltung von Widerständen 7.1, 7.2, 7.3, 7.4, 7.5,..., 7.N, 7.N+1 dargestellt,die vorzugsweise gleiche Größe aufweisen.Die Widerstandskette 7 ist in einer integrierten Schaltungals homogene Widerstandsbahn realisiert. Zwischen den einzelnenWiderständen 7.1, 7.2.,..., 7.N, 7.N+1 befindensich jeweils zwei Abgriffe 8.1, 9.1 bzw. 8.2, 9.2 bzw. 8.3., 9.3.bzw...., 8.N, 9.N, die jeweils an demselben PotentialV1 bzw. V2 bzw. V3 bzw...., VN anliegen. Die Potenziale V1, V2,...,VN treten zwischen den einzelnen Widerständen 7.1., 7.2, 7.3,..., 7.N+1 derWiderstandskette 7 auf. Jeder Doppel-Abgriff 8.1, 9.1 bzw. 8.2, 9.2 bzw. 8.3, 9.3 bzw...., 8.N, 9.N weistzwei in 1 gegenüberliegend angeordnete SchalterA1, B1 bzw. A2, B2 bzw. A3, B3 bzw...., bzw. AN, BN auf. Die Ausgänge derSchalter Ax, x = 1, 2,..., N, werden einer gemeinsamen Leitung 10 zugeführt. DieAusgängeder Schalter Bx, x = 1, 2,..., N, werden einer gemeinsamen Leitung 11 zugeführt. Zwischenden beiden Leitungen 10, 11 befindet sich einaus zwei seriell angeordneten Widerständen R1 und R2 aufgebauter Spannungsteiler.Der Ausgang 12 des Spannungsteilers befindet sich zwischenden beiden Widerständen R1und R2. Die analoge Ausgangsspannung des DACs tritt zwischen demAusgang 12 und einem Basispotential 13, beispielsweiseMasse, auf.
    [0017] DieWiderständeR1 und R2 des Spannungsteilers sind größer als die Widerstände 7.1, 7.2, 7.3,..., 7.N+1 derWiderstandskette 7 und größer als die Widerstände derdurchgeschalteten Schalter Ax, Bx, x = 1, 2,..., N (in einer inte griertenAusführungdes erfindungsgemäßen DACsind die Schalter Ax, Bx vorzugsweise durch Transistoren realisiert).
    [0018] DieFunktionsweise der in 1 dargestellten Schaltung istwie folgt: Gleichzeitig durchgeschaltet ist nur jeweils einSchalter Ax und By, y = 1, 2,..., N, der Doppel-Abgriffe. Fallsdiese durchgeschalteten Schalter zwei gegenüberliegende Schalter mit gleicherNummer (Ax, Bx, x = 1, 2,..., N) sind, erhält man die gleichen Spannungenwie bei einem herkömmlichenDAC. Denn an den beiden Leitungen 10, 11 und damitauch an dem Ausgang 12 des Spannungsteilers R1 treten gleichPotentiale auf .
    [0019] Fallsjedoch zwei gegenüberliegendeSchalter mit verschiedenen Nummern (Ax, By, x ≠ y) durchgeschaltet werden, erhält man Spannungen,die an einem herkömmlichenDAC nicht auftreten können.
    [0020] DieWiderständeR1, R2 sind vorzugsweise fest vorgegeben. Zunächst wird angenommen, dass R2= R1 gilt. Wenn die Schalter A1 und B1 durchgeschaltet sind, istdie Ausgangsspannung V1. Wenn die Schalter A1 und B2 durchgeschaltetsind, ist die Ausgangsspannung V1+(V2-Vl)/2. Wenn die Schalter A2und B2 durchgeschaltet sind, ist die Ausgangsspannung V2. Man erhält alsoeinen Zwischenwert mehr im Vergleich zum herkömmlichen DAC mit derselbenWiderstandskette (R-String). Dieser Zwischenwert erhöht die Auflösung umein Bit.
    [0021] DerSpannungsteiler muss nicht als 1:1-Spannungsteiler ausgelegt sein.Im Folgenden wird R2 = 2·R1angenommen. Wenn die Schalter A1 und B1 durchgeschaltet sind, istdie Ausgangsspannung V1. Wenn die Schalter A1 und B2 durchgeschaltetsind, ist die Ausgangsspannung V1+(V2-V1)/4. Wenn die Schalter A1und B3 durchgeschaltet sind, ist die Ausgangsspannung V1+(V3-V1)/4.Wenn die Schalter A1 und B4 durchgeschaltet sind, ist die Ausgangsspannung V1+(V4-V1)/4.Wenn die Schalter A2 und B2 durchgeschaltet sind, ist die AusgangsspannungV2. Auf diese Weise bekommt man drei Zwischenwerte mehr im Vergleichzu einem gewöhnlichenDRC mit derselben Widerstandskette (R-String) 7. Dies entspricht einerErhöhungder Auflösungum zwei Bit. Das Beispiel zeigt, dass für die Erhöhung der Auflösung lediglicheine geeignete Ansteuerung der beiden Dekoderschaltungen 5, 6 undeine geeignete Auslegung des Spannungsteilers erforderlich ist.
    [0022] Imallgemeinen Fall gilt R2 = (2k-1)·R1, wobei k= 1, 2,.... Mit einer geeigneten Steuerung der Schalter Ax, By mitx, y = 1, 2,..., N, wird eine Erhöhung der Auflösung umk Bit im Vergleich zum herkömmlichen DACmit der gleichen Widerstandskette (R-String) erreicht. Die Zahlk der zusätzlicherhaltenen Bits wird in der Praxis von der Größe R2 und vom Mismatch zwischenR1 und R2 begrenzt.
    [0023] Wiebereits erläutert,haben die ersten Schalter Ax und die zweiten Schalter Bx jeweilseine eigene Dekoderschaltung 5 bzw. 6. Diese beidenDekoderschaltungen 5, 6 sind identisch mit derim Stand der Technik bekannten Dekoderschaltung eines herkömmlichenR-String DAC mit demselben R-String und Einzel-Abgriffen. Die Dekoderschaltungen 5, 6 hängen somitnicht von der Auflösungdes erfindungsgemäßen DAC,sondern von der Zahl (N+1) der Widerstände in der Widerstandskette(R-String) 7 ab. Die logische Schaltung 1 führt dabeieine Teilung des Eingangssignals (Digitalwort) in zwei Signale durch.Die Dekoderschaltungen 5, 6 sowie die logischeSchaltung 1 sind digitale Schaltungen und haben demzufolgeeinen vergleichsweise geringen Platzbedarf.
    [0024] Eswird darauf hingewiesen, dass die erfindungsgemäße Schaltung prinzipiell auchdurch Einzel-Abgriffe realisierbar wäre. Es werden die Abgriffe Ax,x = 1, 2,..., N betrachtet. Fürdie Ausgangsspannungen Vx, x = 1, 2,..., N, wird lediglich einerder Schalter, nämlichAx, durchgeschaltet. Zur Er zeugung der Spannungs-Zwischenwerte werdengenau zwei Schalter Ax, Ay, x ≠ y,durchgeschaltet und der Spannungsteiler R1, R2 zwischen die Ausgänge der beidendurchgeschalteten Schalter Ax, Ay gelegt. In diesem Fall kann aufdie Doppel-Abgriffe(genauer: auf die Schalter B1, B2,..., BN) verzichtet werden, es wirdjedoch eine weitere logische Schaltung (z.B. ein Multiplexer) zwischenden Ausgängender Schalter A1, A2,..., AN und den Eingängen des Spannungsteilers R1,R2 benötigt,um sicherzustellen, dass die Eingänge des Spannungsteilers R1,R2 stets an denjenigen Schalterausgängen der beiden durchgeschaltetenSchalter Ax, Ay anliegen.
    [0025] 2 zeigtdas Schaltungsbild eines vollständigdifferentiellen DAC gemäß der vorliegenden Erfindung.Dieselben oder vergleichbar wirkende Funktionselemente wie in 1 werdenmit denselben Bezugszeichen bezeichnet.
    [0026] Dielogische Schaltung 1 nimmt hier eine Aufspaltung des digitalenEingangssignals in vier Signale vor, welche über die Datenverbindungen 3.1, 4.1 bzw. 3.2, 4.2 denDekoderschaltungen 5.1, 6.1 bzw. 5.2, 6.2 zugeleitetwerden. Die Dekoderschaltungen 5.1, 5.2 entsprechender Dekoderschaltung 5 in 1, während dieDekoderschaltungen 6.1, 6.2 der Dekoderschaltung 6 in 1 entsprechen.Der vollständigdifferentielle DAC besteht also aus zwei erfindungsgemäßen DACgemäß 1 miteiner gemeinsamen Widerstandskette 7.1, 7.2, 7.3,..., 7N+1. Insofern werden pro Abgriff vier Schalter Ax,Bx, A'x, B'x und zwei SpannungsteilerR1, R2, R'1, R'2 benötigt. DieSteuerung der Schalter Ax, Bx, A'x,B'x wird nun sovorgenommen, dass gleichzeitig immer nur zwei Schalter Ax1, A'x2 bzw. By1, B'y2, mit x1, x2, y1, y2= 1,..., N, auf jeder Seite der Widerstandskette 7 durchgeschaltetsind. Mit anderen Worten wird in jeder der vier SchaltergruppenAx, Bx, A'x, B'x genau ein Schalterdurchgeschaltet.
    [0027] DieWiderständeR1, R2 des ersten Spannungsteilers bzw. R'1, R'2des zweiten Spannungsteilers könnengemäß den Ausführun genzu 1 konzipiert sein. Die Ausgangsspannung des differentiellenDACs liegt zwischen dem Teilerausgang 12.1 des ersten SpannungsteilersR1, R2 und dem Teilerausgang 12.2 des zweiten SpannungsteilersR'1, R'2 an. Die Funktionsweiseder Schaltung ergibt sich aus der Funktionsweise des in 1 beschriebenen DAC.
    权利要求:
    Claims (6)
    [1] Digital-Analog-Umsetzer zum Wandeln eines digitalenEingangssignals in ein analoges Ausgangssignal, mit – einerWiderstandskette (7) mit schaltbaren Abgriffen, – einerDekoderschaltung (5, 6; 5.1, 6.1, 5.2, 6.2) zumZuschalten oder Trennen der Abgriffe in Abhängigkeit von dem digitale Eingangssignal,und – einemSpannungsteiler (R1, R2; R1, R2, R'1, R'2), welcherzur Erzeugung einer Teilerspannung (12; 12.1, 12.2)die zwischen zwei zuschaltbaren Abgriffen auftretende Spannungsdifferenzteilt, wobei die analoge Ausgangsspannung von der vom Spannungsteilererzeugten Teilerspannung abhängigist.
    [2] Digital-Analog-Umsetzer nach Anspruch 1, dadurchgekennzeichnet, dass – dieWiderstandskette (7) mit Doppel-Abgriffen realisiert ist,wobei jeder Abgriff eines Doppel-Abgriffs separat zuschaltbar bzw.trennbar ist, – dieDekoderschaltung (5, 6; 5.1, 6.1, 5.2, 6.2)eine erste Dekoderschaltung (5; 5.1, 5.2)zum Zuschalten oder Trennen jeweils erster Abgriffe der Doppel-Abgriffeund eine zweite Dekoderschaltung (6; 6.1, 6.2) zumZuschalten oder Trennen jeweils zweiter Abgriffe der Doppel-Abgriffeaufweist, und – dassder Spannungsteiler (R1, R2; R1, R2, R'1, R'2)zwischen ersten und zweiten Abgriffen liegt.
    [3] Digital-Analog-Umsetzer nach Anspruch 2, dadurchgekennzeichnet, dass die erste und die zweite Dekoderschaltung (5, 6; 5.1, 6.1, 5.2, 6.2)baugleich sind.
    [4] Digital-Analog-Umsetzer nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der Digital-Analog-Umsetzer ein integriertes Bauelementeiner integrierten Schaltung ist.
    [5] Digital-Analog-Umsetzer nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der Spannungsteiler (12; 12.1, 12.2)ein festes Spannungsteilungsverhältnisaufweist.
    [6] Differentieller Digital-Analog-Umsetzer, welchereinen ersten Digital-Analog-Umsetzer nach einem der vorhergehendenAnsprüchemit einer ersten Gruppe von Abgriffen, insbesondere Doppel-Abgriffen,für dieErzeugung eines das Ausgangssignal des ersten Digital-Analog-Umsetzersdarstellenden ersten Potenzials und einen zweiten Digital-Analog-Umsetzer nacheinem der vorhergehenden Ansprüche miteiner zweiten Gruppe von Abgriffen, insbesondere Doppel-Abgriffen, für die Erzeugungeines das Ausgangssignal des zweiten Digital-Analog-Umsetzers darstellendenzweiten Potenzials aufweist, wobei der erste und der zweite Digital-Analog-Umsetzer einegemeinsame Widerstandskette (7) umfassen und die analogeAusgangsspannung des differentiellen Digital-Analog-Umsetzers von der Differenz der beidenerzeugten Potenziale abhängigist.
    类似技术:
    公开号 | 公开日 | 专利标题
    CN1595808B|2010-06-16|包括基准电流源晶体管的数字模拟转换器电路及操作方法
    US6906652B2|2005-06-14|High dynamic linearity current-mode digital-to-analog converter architecture
    US6977602B1|2005-12-20|Wide band digital to analog converters and methods, including converters with selectable impulse response
    US5243347A|1993-09-07|Monotonic current/resistor digital-to-analog converter and method of operation
    TW322662B|1997-12-11|
    US5955980A|1999-09-21|Circuit and method for calibrating a digital-to-analog converter
    US6163283A|2000-12-19|Thermometer coding circuitry
    US7095351B2|2006-08-22|Digital-to-analog converter structures
    US7639166B2|2009-12-29|D/A converter circuit
    US6788239B2|2004-09-07|A/D converter circuit and current supply circuit
    Van den Bosch et al.2001|A 10-bit 1-GSample/s Nyquist current-steering CMOS D/A converter
    KR100725976B1|2007-06-08|감마 조정회로 및 감마 조정방법
    US6201491B1|2001-03-13|Digitally switched potentiometer having improved linearity and settling time
    US6570516B1|2003-05-27|Multi-output DAC and method using single DAC and multiple s/h circuits
    JP6372245B2|2018-08-15|Switching circuit mechanism
    DE69836782T2|2007-11-08|Digital-Analog-Wandler mit einer Stromquellenmatriz mit verbesserter Linearität und dazu gehörige Verfahren
    EP0102609B1|1989-12-13|Digital-Analogumsetzer
    DE60225492T2|2009-02-26|Segmentierte Schaltkreise für gemischte Signalen welche geschaltet werden mit Hilfe geformter Taktimpulsen
    US5164725A|1992-11-17|Digital to analog converter with current sources paired for canceling error sources
    EP0310728A1|1989-04-12|Gerät zur Auflösungsausdehnung eines n-bit-ohmschen Digital-Analog-Umsetzers in einen |-bit-Digital-Analog-Umsetzer
    US6507304B1|2003-01-14|Current steering segmented DAC system
    CN105210298B|2019-11-05|多串数模转换器
    JP4691013B2|2011-06-01|信号処理回路および方法
    US7375669B2|2008-05-20|Digital/analog converter
    TWI332768B|2010-11-01|
    同族专利:
    公开号 | 公开日
    DE102004002013B4|2009-08-27|
    US7079062B2|2006-07-18|
    US20050195098A1|2005-09-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5252975A|1991-06-18|1993-10-12|Fujitsu Limited|Digital-to-analog converter having resistor networks|
    US5568147A|1993-12-28|1996-10-22|Fujitsu Limited|Digital-to-analog converter for reducing occupied area thereof|
    US6163289A|1997-09-23|2000-12-19|Philips Electronics North America Corp.|Differential voltage digital-to-analog converter|
    DE10152090A1|2001-04-25|2002-11-07|Fujitsu Ltd|Digital/Analog-Wandlerschaltung|DE102006007477A1|2006-02-17|2007-08-30|Infineon Technologies Ag|Digital-to-analog converter for simultaneously converting a plurality of digital signals|
    DE102015218581A1|2015-09-28|2017-03-30|Siemens Healthcare Gmbh|Digital-to-analogue converter for multi-threshold counters with partitioning of the bits between R-conductor and comparator|US4543560A|1984-02-17|1985-09-24|Analog Devices, Incorporated|Two-stage high resolution digital-to-analog converter|
    JPH01164125A|1987-12-21|1989-06-28|Nissan Motor Co Ltd|D/a conversion circuit|
    US5977898A|1997-12-22|1999-11-02|Texas Instruments Incorporated|Decoding scheme for a dual resistor string DAC|
    JP3887489B2|1998-06-16|2007-02-28|富士通株式会社|基準電圧発生回路|
    US6288661B1|1999-10-15|2001-09-11|Cygnal Integrated Products, Inc.|A/D converter with voltage/charge scaling|
    US6778122B2|2002-12-23|2004-08-17|Institute Of Microelectronics|Resistor string digital to analog converter with differential outputs and reduced switch count|JP2001051661A|1999-08-16|2001-02-23|Semiconductor Energy Lab Co Ltd|Ｄ／ａ変換回路および半導体装置|
    US7109904B2|2004-12-21|2006-09-19|Exar Corporation|High speed differential resistive voltage digital-to-analog converter|
    KR100714612B1|2006-02-22|2007-05-07|삼성전기주식회사|고분해능을 갖는 디지털/아날로그 컨버팅 장치|
    KR100850311B1|2007-03-14|2008-08-04|삼성전기주식회사|디지털/아날로그 컨버터|
    CN102118172B|2009-12-31|2014-07-30|意法半导体研发（上海）有限公司|利用格雷码简化数模转换器电路的装置和方法|
    CN102377434B|2010-08-04|2015-04-22|意法半导体研发（上海）有限公司|用于电压内插dac的粗数模转换器架构|
    CN102403966B|2010-09-14|2015-07-22|意法半导体研发（上海）有限公司|减少数模转换器电压内插放大器输入差分对的方法和装置|
    US8514120B2|2011-11-08|2013-08-20|Texas Instruments Incorporated|Digital-to-analog converter with a shared resistor string|
    法律状态:
    2005-08-11| OP8| Request for examination as to paragraph 44 patent law|
    2010-03-11| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410002013|DE102004002013B4|2004-01-14|2004-01-14|Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf|DE200410002013| DE102004002013B4|2004-01-14|2004-01-14|Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf|
    US11/036,788| US7079062B2|2004-01-14|2005-01-14|High-resolution digital-to-analogue converter with a small area requirement|
    [返回顶部]